|
Convertitore analogico - digitale SAR |
||||
|
||||
|
|
||||
|
INTRODUZIONE I convertitori analogici digitali ad approssimazioni successive, detti anche SAR, sono l'architettura scelta per la realizzazione di ADC con risoluzione medio alta, frequenza di campionamento fino a 5 Msps , risoluzione da 8 a 18 bit, basso consumo e piccolo fattore di forma. Tutti questi fattori rendono gli ADC SAR adatti per una larga varietà di applicazioni come strumenti alimentati a batteria, controlli industriali e acquisizione di segnali e dati. Come lo stesso nome indica questi convertitori implementano principalmente un algoritmo di ricerca binaria SAR. Se i circuiti interni lavorano ad alcune megahertz (MHz), la frequenza di campionamento del ADC e' un frazione dovuto all'algoritmo di approssimazioni successive. Architettura del ADC SAR Sebbene ci sono molte variazioni nella implementazione degli ADC SAR la architettura di base e molto semplice. In figura 1 e riportata la architettura semplificata di un SAR a N bit.
Figura 1 - architettura semplificata di un ADC di tipo SAR La tensione di ingresso Vin, mantenuta in un sample / hold, e' confrontata con la tensione Vdac generata da un DAC. Questo e' controllato da un registro a N bit il cui valore viene definito dalla logica SAR che prende in ingresso l'uscita del comparatore e agisce sul registro secondo l'algoritmo di approssimazioni successive che ora descriveremo. |
||||
|
|
||||
|
|
||||
